2023-06-28 16:07:46 来源 : 面包芯语
01
（具体原因涉及比较复杂的DRAM运行原理，感兴趣的读者可以移步文末“注1”浏览）
02
【资料图】
03
04
参考资料：
[1]“HBM”词条，SemiWiki
[2]HBM需求激增 SK海力士受益，TrendForce
[3]HBM提供了令人印象深刻的性能提升，NetworkWorld
[4]人工智能推动HBM增长，EETAsia
[5]内存革命：存储巨头争霸HBM，TrendForce
[6]数据中心即将进入HBM3时代，半导体产业纵横
[7]HBM在AI系统中的问题，Semiengineering
[8] HBM会替代DDR 成为计算机内存吗？EETAsia
[9]为什么存储器会成为阻碍AI发展的难题？雷锋网
[10]厂商戮力开发新应用 晶片立体堆叠技术未来可期，新电子杂志
[11]TSV 3D IC面临诸多挑战，DIGITIMES
[12]一文看懂3D NAND Flash，超能网
[13]3D DRAM Makers Inch Closer To Production，SemiEngineering
注1:与依靠晶体管传递电气信号的逻辑芯片（如CPU）不同，大部分存储器依靠核心单元中电荷的多寡区分“0”和“1”，用这种手段来存储信息。随着存储器2D平面（也就是不堆叠的一块晶圆）微缩进入纳米制程，这种运行机制带来的不稳定性越发凸显：
用于存储电荷的单元越小，电荷越容易跑出去，也就是我们常说的“漏电”，最终的结果是数据错误，可靠性下降。问题并非不可解决，也就是用更先进的制程。但这样做的话，成本也会大幅度提高。
苹果的A系列芯片已经用上了3nm制程，但主流的存储芯片还在“考虑”是否应用10nm。
注2:作为存储器市场最大的两个品类，NAND闪存和DRAM垂直堆叠上有相似之处，但也有不同的地方：
NAND闪存是存储器阵列（memory array）堆叠，字位线（bitline）竖着做，可以想象成公寓楼的架构。目前，主要的生产商已经堆叠到了300层。根据最新可查的信息，长江存储的NAND闪存已经堆叠到了232层，达到了国际一流水平。
但3D DRAM堆叠的难处在于，电容器是柱状结构，要从竖着做变成横着放，字位线也要相应的竖着做，与NAND堆叠难度不在一个级别。
伴随尔必达破产，3D DRAM昙花一现便被束之高阁，厂商们继续着DDR内存规格的迭代升级，寻找着除了2D平面微缩之外提高存储颗粒密度的其他办法，比如从传统的6F2架构改成4F2架构等。
NAND闪存堆叠方法
DRAM堆叠方法
标签：
关于我们 加入我们 广告服务 网站地图
All Rights Reserved, Copyright 2004-2020 kandiankuaibao.830036.com
如有意见请与我们联系 邮箱：435 227 67@qq.com
营业执照公示信息